ADS项目笔记 1. 低噪声放大器LNA天线一体化设计

根据低噪声放大器与天线一体化的拓扑结构和设计方案，设计了一款工作于2.1 - 2.9 GHz的低噪放天线一体化电路，利用ADS+CST对提出的设计进行仿真验证，结果显示噪声系数可达1dB左右，增益在13dB左右。

美式小田

1322人浏览 · 2024-11-16 16:34:59

美式小田 · 2024-11-16 16:34:59 发布

在传统射频结构的设计中，天线模块和有源电路部分相互分离，两者之间通过 50 Ω 传输线级联，这种设计需要在有源电路和天线之间建立无源网络，包括天线模块的输入匹配网络以及有源电路的匹配网络。这些无源网络不仅增加了系统的插入损耗，还会占用额外的电路面积，从而影响系统的性能。而有源集成天线通过将天线模块和有源电路集成，不仅能够有效降低馈线损耗，还提高了天线辐射效率。

天线+有源器件一体化设计是将有源器件和辐射元件集成于一体，构成既能辐射电磁波又能产生射频功率的设备。该集成式设备不仅保留了微带天线体积小、制造方便、易与其他载体共形等优点，还可以利用微带天线提升有源电路的性能（增益、噪声、带宽等）。

ADS CST工程下载：低噪声放大器LNA天线一体化设计-ADS CST工程
参考论文：宽带低噪声放大器天线一体化研究

0、设计指标

工作频点：2.5GHz
噪声系数：<1dB
功率增益：13dB

1、LNA设计

LNA的详细设计步骤见之前文章，ADS学习笔记 2. 低噪声放大器设计，但此次设计工作频段在2.5GHz，所有的步骤都要重新匹配，这里就简要说明

1-1 直流扫描

unarchive解压zap文件，命名工程
新建原理图01_DC_test，Insert---Template---DC_FET_T。直流扫描的结果如图所示。结合晶体管的 datasheet 可知，当 VDS = 3 V，且 IDS= 60 mA 时，低噪放在 2 GHz 处增益为 16.6 dB，NFmin= 0.5 dB。噪声和增益性能较为理想，因此选取 VDS=3 V，IDS=60 mA 作为直流工作点。

1-2 偏置电路

新建原理图02_Bias_Circuit，找到控件Transistor Bias，设置好参数后连接电路

DesignGuide---Amplifier---Tools---Transistor Bias Utility，选择Bias Point为0.59V，选择第一种偏置电路，点击Design
将生成的偏置电路Pop Out复制出去，连接下面的电路，找到DC控件，再Simulate---DC Annotation---Voltage&Current，可以看出VGS=0.59V，VDS=3V，IDS=66.8mA，和我们预计的VDS=3 V，IDS=60 mA 直流工作点接近

1-3 S参数分析（带偏置电路的）

新建原理图03_SPara_test，Insert---Template---S_Params，加元件，两端口加隔直电容，加上偏置电路，加扼流线圈，S控件勾上计算噪声，加StabFact、MaxGain控件

仿真结果如下K=0.987不稳定，下面进行稳定性分析

1-4 稳定性分析

DesignGuide---Amplifier---S-Parameter Simulations第一个，重命名为04_Stability_Analysis，将03中的原理图复制进来，直接仿真，结果如下，显然不稳定
在源端并联电感来稳定，设置参数为m nH。双击VAR开始调谐，m=0.4nH时的结果如下，此时处于稳定状态，不仅是2.5GHz时稳定，低频段也是稳定的，这样不至于自激。增益和噪声都还可以

把理想器件换成实际器件，仿真结果如下，增益有所下降，NF有所提高
增大隔直电容----增益变高、NF变低、但K变小（利于性能，不利于稳定）
增大扼流线圈----增益降低、噪声变高、但K变大（利于稳定，不利于性能）

说明稳定措施的电感可行，但0.4nH太小了，做成微带线形式。微带线要连接管子管脚，看一下它的封装尺寸，源极引脚宽度为0.9mm & 0.6mm，可以选取最宽的0.9mm，也可以分开设计。

此次设计分开设计，基板为FR-4，介电常数4.6，tanD=0.02，厚度1.6mm。
对于0.9mm的线宽，LineCalc得出其Z0=88Ω，带入wL=Z0tan（βl），得出tan(βl)=0.07，βl=4.0°.输入到E_Eff中，得出长度约为0.75mm

对于0.6mm的线宽，Z0=101.4Ω，tan(βl)=0.062，βl=3.54°，长度约为0.67mm。仿真结果如下，和单独电感的差别不是很大

通过看噪声圆和增益圆，得出最小噪声下的输入输出阻抗。输入匹配通过PIFA天线设计，下面进行输出阻抗匹配

1-5 输入输出阻抗匹配

新建原理图05_Output_Matching_Circuit，Insert----Template-----SParam，添加Smith Chart控件，设置好参数，用微带线匹配，生成输出匹配网络

新建原理图06_Input_Matching_Circuit，同上，但输入阻抗要设置为共轭

新建原理图07_Overall_Sim，把04原理图复制进来，把05和06的匹配电路都加进来。匹配电路用的是微带线匹配，默认的是Z0=50Ω，所以要计算在FR4下的W和L

仿真结果出奇的差（S11差，NF差，Gain差）。开始查找原因，一般问题就是在匹配电路上。输入匹配电路单独仿真，谐振在2.5GHz没问题，输出匹配电路单独仿真，就有问题了（都没有谐振）。发现将Term1的阻抗改成共轭的，结果就可以，（所以在输出匹配电路设计时阻抗要不要设置成共轭的呢？）

重新设计输出匹配电路，单独的和总体的仿真结果如下，就是增益有一点点低了，可能最开始的源极电感调的有点高了，不然增益可以再大一点

准备弄一下最小NF下的输入阻抗曲线，发现Z11在2.5GHz和上面的27.2-j*17 对不上。单独把输入匹配电路拿出来看，发现是隔直电容的问题，关于隔直电容大小选取可以看这里：隔直电容的大小选取、耦合电容与隔直电容。大电容通低频，小电容通高频。
原则：【电容自谐振频率略大于信号频率】 因此把100pF的电容换成ADS库文件的5pF隔直电容，结果如右图所示（下次可以单独看一下器件的谐振频率）

2、PIFA设计

该天线主要是打在板子上，作为LNA的输入匹配电路+射频接收。以经典PIFA为原型，最终天线结构如下，此次用CST设计，要求天线的输出阻抗是 27.2-j*17 Ω

2-1 天线设计过程

加上一个类似于 $\pi$ 的槽主要是为了增长电流路径，进行降低谐振频率，减小尺寸。对比如下

点击Z11--Real/Imag或者直接看Smith Chart查看阻抗，此时的输出阻抗为57+5.5*j，不满足LNA的输入阻抗要求。需要进一步优化参数调整天线阻抗

2-2 参数分析

谐振点的影响主要还是电流路径的长度，也就是L+Hs。看一下其他参数的影响

以上仿真结果都是在端口阻抗50Ω的情况，所以会出现怎么调试优化都不能完全出现27-j*17 Ω的效果，所以重新设置天线端口阻抗为27-j*17 Ω
具体设置复阻抗端口可详见[CST] [HFSS] CST/HFSS设置复阻抗端口